来自CEA-Leti的研究科学家说明，与锗或硅相比，电子和其他电荷载体有可能在锗锡中移动得更快，从而允许在垂直方向而不是在平面设备中降低操作电压和紧凑的足迹。

奥贝特。图片来源：CEA-Leti

这一概念验证的发现表明，由锗锡制成的垂直晶体管是高性能芯片的良好候选者，也许还有量子计算机。

锗锡晶体管显示的电子迁移率与由纯锗组成的可比晶体管相比高出2.5倍。否则，锗锡与目前用于芯片制造的CMOS工艺是一致的。

由于锡和锗来自与硅相似的周期表组，这种晶体管可以通过目前的生产线立即组合到传统的硅芯片中。

最近在《自然通讯工程》上报道的一项研究--用于超越硅的CMOS的垂直GeSn纳米线MOSFETs，指出 "GeSn合金通过改变Sn含量和与Ge和SiGe的外延异质结构中可调节的带隙。事实上，最近的一份报告显示，使用Ge0.92Sn0.08作为Ge纳米线（NWs）上面的源，可以增强p-MOSFET的性能。"

"除了它们前所未有的电-光性能之外，GeSn二元体的一个主要优势还在于它们可以在与Si和SiGe合金相同的外延反应器中生长，从而实现了一个可以在Si上单片集成的全第四组光电半导体平台，"该研究报告说。

除了提供外延堆的CEA-Leti，该项目研究还包括来自不同组织的贡献。外延是在一个高度有序的模板上进行的，这是一个硅基底，具有非常精确的晶体结构。通过改变材料，CEA-Leti在其放置在上面的层中复制了其晶体钻石结构。

外延是通过复制原始结构来制造多层的艺术，在低温下用气态前体在化学气相沉积（CVD）反应器中进行。---让-米歇尔-哈特曼，CEA研究员，CEA-Leti第四组外延组组长

这种堆栈的沉积和指导外延层的生长是工艺流程中极其复杂的一步，需要图案化的圆柱体和共形门堆栈的沉积。

众所周知，CEA-Leti是世界上少数几个有潜力沉积这种复杂的原位掺杂Ge/GeSn堆栈的RTO之一。

这项合作证明了低带隙GeSn对于先进晶体管的潜力，它具有有趣的电气特性，如通道中的高载流子移动性、低工作电压和更小的占地面积。-----Jean-Michel Hartmann，CEA研究员，CEA-Leti第四组外延团队负责人

哈特曼补充说："产业化还很遥远。我们正在技术水平上取得进展，并展示了锗锡作为通道材料的潜力。"

此外，这项工作还包括来自德国尤利希研究中心（ForschungsZentrum Jülich）、英国利兹大学（University of Leeds）、德国法兰克福（Oder）的IHP-高性能微电子创新中心（Innovations for High-Performance Microelectronics）和德国亚琛工业大学的研究人员。

参考资料：Liu, M., et al. (2023) Vertical GeSn nanowire MOSFETs for CMOS beyond silicon. Communications Engineering. doi.org/10.1038/s44172-023-00059-2.