[论文] 一种具有像素优化和抗噪列并行读出电路的低噪声CMOS图像传感器，适用于低光照环境

1：实验设计与方法选择：

原型传感器采用0.11微米带钉扎光电二极管的CMOS图像传感器技术设计。架构包含100万像素分辨率的像素阵列、混合相关双采样（CDS）电路、列并行折叠积分/循环ADC阵列、扫描器、时序发生器、SPI模块、参考电压电流模块以及用于信号缓冲的LVDS。像素类型为带钉扎光电二极管（PPD）的四晶体管有源像素传感器（APS）。

2：11微米带钉扎光电二极管的CMOS图像传感器技术设计。架构包含100万像素分辨率的像素阵列、混合相关双采样（CDS）电路、列并行折叠积分/循环ADC阵列、扫描器、时序发生器、SPI模块、参考电压电流模块以及用于信号缓冲的LVDS。像素类型为带钉扎光电二极管（PPD）的四晶体管有源像素传感器（APS）。 样本选择与数据来源：

2. 样本选择与数据来源：实现并测试了一款100万像素（1024×1024）CIS芯片。测量指标包括量子效率、暗电流、时序随机噪声、转换增益和灵敏度。

3：实验设备与材料清单：

使用搭载开发成像芯片的原型CMOS相机进行测试。论文中未提供具体设备细节。

4：实验流程与操作步骤：

传感器工作包含复位期和信号期，期间折叠积分/循环ADC执行多次采样转换循环。列并行读出电路将积分时间缩短至典型设计的一半，允许更慢的读出速度以减少误差。在受控条件下（包括0.01勒克斯弱光环境）进行测量。

5：01勒克斯弱光环境）进行测量。 数据分析方法：

5. 数据分析方法：数据分析包括计算量子效率、暗电流密度、时序随机噪声、转换增益和灵敏度。通过光子散粒噪声测量确定像素转换增益。芯片上执行数字CDS操作以降低垂直固定模式噪声。